芯片設計——CMOS模擬集成電路版圖設計與驗證：基於Cadence IC 6.1.7 第2版
陳鋮穎 陳黎明 蔣見花 王興華
311人在讀
21.3萬字總字數
¥97定價
陳鋮穎 陳黎明 蔣見花 王興華
本書聚焦CMOS模擬集成電路版圖設計領域，從版圖的基本概念、設計方法和EDA工具入手，循序漸進介紹了CMOS模擬集成電路版圖規劃、佈局、設計到流片的全流程；詳盡地介紹了目前主流使用的模擬集成電路版圖設計和驗證工具——Cadence IC 6.1.7與Siemens EDA Calibre Design Solutions (Calibre)；同時展示了運算放大器、帶隙基準源、低壓差線性穩壓器、模－數轉換器等典型模擬集成電路版圖的設計實例，並結合實例對LVS驗證中的典型案例進行了歸納和總結；最後對集成電路設計使用的工藝設計工具包內容，以及參數化單元建立方法進行了討論。 本書通過結合基礎、工具和設計實踐，由淺入深，使讀者深刻了解CMOS模擬集成電路版圖設計和驗證的規則、流程和基本方法，對於進行CMOS模擬集成電路學習的高年級本科生、研究生,以及從事集成電路版圖設計與驗證的工程師，都能提供有益的幫助。
實踐方面的內容很少，只有第一個電路有參數，後面的電路只有結構。對電路的描述多於版圖的描述，加上沒有電路參數，不適合拿來實踐。