Verilog HDL數字系統設計及實踐
劉睿強 童貞理 尹洪劍編著
1421人在讀
19.6萬字總字數
¥11.6定價
劉睿強 童貞理 尹洪劍編著
本書介紹硬件描述語言Verilog HDL及電路設計方法，共11章，主要內容包括：Verilog HDL層次化設計、Verilog HDL基本語法、Verilog HDL行爲描述、組合邏輯建模、行爲級仿真模型建模、各層次Verilog HDL描述形式與電路建模、任務和函數、編譯預處理、Verilog HDL設計與綜合中的陷阱、異步設計與同步設計的時序分析。
中規中矩的verilog書，該有的都有。電子書用來速查或者補漏，若是從頭開始學，還是推薦紙質書。
還可以。還是比較適合新手看的。 先有一個大概的瞭解和認識
個人感覺前面章節都比較好理解，最後一章有點難，適合新手閱讀。