芯片设计——CMOS模拟集成电路版图设计与验证：基于Cadence IC 6.1.7 第2版
陈铖颖 陈黎明 蒋见花 王兴华
311人在读
21.3万字总字数
¥97定价
陈铖颖 陈黎明 蒋见花 王兴华
本书聚焦CMOS模拟集成电路版图设计领域，从版图的基本概念、设计方法和EDA工具入手，循序渐进介绍了CMOS模拟集成电路版图规划、布局、设计到流片的全流程；详尽地介绍了目前主流使用的模拟集成电路版图设计和验证工具——Cadence IC 6.1.7与Siemens EDA Calibre Design Solutions (Calibre)；同时展示了运算放大器、带隙基准源、低压差线性稳压器、模－数转换器等典型模拟集成电路版图的设计实例，并结合实例对LVS验证中的典型案例进行了归纳和总结；最后对集成电路设计使用的工艺设计工具包内容，以及参数化单元建立方法进行了讨论。 本书通过结合基础、工具和设计实践，由浅入深，使读者深刻了解CMOS模拟集成电路版图设计和验证的规则、流程和基本方法，对于进行CMOS模拟集成电路学习的高年级本科生、研究生,以及从事集成电路版图设计与验证的工程师，都能提供有益的帮助。
实践方面的内容很少，只有第一个电路有参数，后面的电路只有结构。对电路的描述多于版图的描述，加上没有电路参数，不适合拿来实践。