FPGA/CPLD应用技术（Verilog语言版）
王静霞主编
696人在读
21.9万字总字数
¥14定价
王静霞主编
本书以工作任务为导向，系统介绍了可编程逻辑器件基本结构、Verilog语言设计基础、组合逻辑电路设计方法、时序逻辑电路设计方法、状态机基本概念以及数字系统设计实践和经验。全书共安排了24个工作任务，由工作任务入手，引入相关知识和理论，通过技能训练引出相关概念、设计技巧，体现做中学、学中练的教学思路。在叙述方式上，本书避免整页的长篇大论方式，引入了与实践相关的图、表、小提示、小问答、小经验、小知识等内容形式。
涵盖全面，内容详实。 几个缺点是，首先，有时候章节编排的先后逻辑性不够，以及存在重复啰嗦、反复提到的内容，而有时候一些技术细节显然不如其他同类教材详实——针对此，建议搭配hdlbits等免费在线教程来学习，查漏补缺。 其次，使用的声明方式是Verilog-1995的风格，而非2001之后的风格，比较老旧和啰嗦。 最后，代码经常有时候缩进，有时候忘记了缩进。
才到第二章刚开始。后面就不能看了。
很详细，里面的小知识也很有用，我感觉只要看了就能学会。有C语言基础的上手会很快。