Verilog HDL與FPGA數字系統設計

內容簡介

本書是根據電子技術的發展和我國高等教育發展的新形勢,以及作者多年教學與實踐經驗的基礎上而編寫的。內容覆蓋了數字邏輯設計基礎、VerilogHDL基礎知識與建模方法、有限狀態機設計、可編程邏輯器件及其開發工具、數字電路與系統設計實例、數字電路動態仿真與靜態時序分析等相關知識。本書將數字邏輯設計和VerilogHDL有機地結合在一起，方便讀者快速地掌握數字邏輯的基礎知識和VerilogHDL建模方法，熟悉用EDA方法設計數字系統的技巧。本書不僅注重基礎知識的介紹，而且力求向讀者系統地講解VerilogHDL在數字系統設計方面的實際應用。本書以QuartusⅡ9.1爲軟件平臺，所有程序都通過了DE2開發板的硬件測試，讀者可參考使用。本書可用作高等院校電氣信息類等專業本、專科生的教材或教學參考書，也可以作爲電子技術課程設計、電子設計大賽或數字系統設計工程技術人員學習EDA技術的參考書。

書籍信息