基於FPGA CPLD的EDA技術實用教程
任全會主編
69人在讀
12.2萬字總字數
¥20.99定價
任全會主編
現代數字系統設計一般採用硬件描述語言實現，而VerilogHDL具有簡捷、高效、易學、功能強的特點，具有廣泛的應用羣體；在工程實際中，基於FPGA/CPLD器件的數字應用系統佔很大比例，因此，本書基於FPGA/CPLD器件開發工具QuartusⅡ及硬件描述語言VerilogHDL講述現代數字系統設計。全書共分8個項目，通過實例由淺入深地介紹了利用VerilogHDL進行數字系統設計的方法和技巧。書中所有的實例全部通過了調試驗證。本書可作爲高職高專電子工程、通信、電氣自動化、計算機應用技術、儀器儀表等專業的教材，也可作爲自學用書。