Verilog HDL與FPGA數字系統設計 第2版

內容簡介

本書是根據數字技術的發展和EDA課程教學要求，以及作者多年教學與實踐經驗的基礎上而編寫的，目標是快速地提高讀者的數字電路（或系統）設計能力。內容覆蓋了數字邏輯基礎、Verilog HDL基礎知識與建模方法、有限狀態機設計、可編程邏輯器件及其開發工具、數字電路與系統設計實例、靜態時序分析工具以及可編程片上系統等相關知識。 本書將數字邏輯設計和Verilog HDL有機地結合在一起，以可綜合的Verilog設計爲重點，方便讀者快速地掌握Verilog HDL建模方法，以及用FPGA實現數字電路（或系統）的技巧。本書以Quartus Prime 18.1等軟件爲工具，所有程序都通過了DE2-115（或DE1-SOC）開發板的硬件測試，讀者可參考使用。 本書可用作高等院校電氣信息類等專業本、專科生的教材或教學參考書，也可以作爲電子技術課程設計、電子設計大賽或數字系統設計工程技術人員學習EDA技術的參考書。

讀者書評

書籍信息